하이퍼엑셀 · 기타 개발
- AI 반도체
Sr. High-Speed Interface SoC Engineer(경력)
이 브라우저에 저장돼요 · 최근 확인
무슨 일을 하고, 무엇을 요구하나요?
기타 개발 · 필수 · 경력 5년 이상
- 주요 업무
- PCIe/CXL, Ethernet, HBM/DDR/LPDDR 또는 die-to-die interface IP의 평가, integration 및 verification
- SoC architecture, target workload, bandwidth, latency, power, area 및 implementation constraint를 바탕으로 interface requirement와 IP configuration 정의
- RTL wrapper와 control logic 설계 및 SoC interconnect 연결
- simulation 및 FPGA prototyping을 통한 기능·성능 검증과 bottleneck 분석
- 자격 요건
- 경력 조건ASIC 또는 SoC design 관련 경력 5년 이상
- Verilog/SystemVerilog 기반 RTL design 및 debugging 역량
- PCIe, CXL, Ethernet, HBM, DDR/LPDDR 또는 die-to-die interface 등 high-speed interface IP 중 하나 이상의 integration 및 verification 실무 경험
- RTL integration, functional verification, CDC/RDC, static timing analysis 및 timing closure에 대한 이해
- 우대 사항
- PCIe Gen5/6, CXL, HBM3, DDR5/LPDDR5X 또는 UCIe에 대한 깊은 이해
- high-speed interface의 post-silicon bring-up 및 debugging 경험
- AI accelerator 또는 HPC system의 memory 및 I/O bandwidth 최적화 경험
공고 원문의 문장을 그대로 옮겼어요. 근무 조건과 전형은 바뀔 수 있으니 지원 전에 원문을 확인하세요.
하이퍼엑셀, 어떤 회사일까요?
- AI 반도체
대규모 언어모델 추론에 특화된 반도체와 시스템, 소프트웨어를 개발해요. 하드웨어의 계산·메모리·통신과 개발자 사용 환경을 함께 다루는 회사예요.
하이퍼엑셀 더 알아보기포지션 소개 · 공고 전문 읽기
포지션 소개
HyperAccel은 고성능·고효율 AI accelerator를 개발하고 있습니다. 이 포지션은 AI SoC의 high-speed interface subsystem에 대한 IP integration, verification, performance optimization 및 silicon bring-up을 담당합니다.
주요 업무
- PCIe/CXL, Ethernet, HBM/DDR/LPDDR 또는 die-to-die interface IP의 평가, integration 및 verification
- SoC architecture, target workload, bandwidth, latency, power, area 및 implementation constraint를 바탕으로 interface requirement와 IP configuration 정의
- RTL wrapper와 control logic 설계 및 SoC interconnect 연결
- simulation 및 FPGA prototyping을 통한 기능·성능 검증과 bottleneck 분석
- firmware, physical design, package/board 팀과 협업하여 post-silicon bring-up 및 debugging 수행
자격 요건
- ASIC 또는 SoC design 관련 경력 5년 이상
- Verilog/SystemVerilog 기반 RTL design 및 debugging 역량
- PCIe, CXL, Ethernet, HBM, DDR/LPDDR 또는 die-to-die interface 등 high-speed interface IP 중 하나 이상의 integration 및 verification 실무 경험
- RTL integration, functional verification, CDC/RDC, static timing analysis 및 timing closure에 대한 이해
- 여러 개발 조직 및 IP vendor와 원활하게 협업할 수 있는 커뮤니케이션 역량
우대 사항
- PCIe Gen5/6, CXL, HBM3, DDR5/LPDDR5X 또는 UCIe에 대한 깊은 이해
- high-speed interface의 post-silicon bring-up 및 debugging 경험
- AI accelerator 또는 HPC system의 memory 및 I/O bandwidth 최적화 경험
채용 절차
서류 전형 ▶ 직무 면접 ▶ 종합 면접 ▶ (평판 조회) ▶ 최종 합격
- 채용 전형은 진행 상황에 따라 변경될 수 있으며, 변경 시 사전 안내 드립니다.
- 입사 후 3개월의 수습기간이 적용됩니다.
전문연구요원 신규 편입은 수습해제 이후 신청 가능합니다.(전직 대상자 제외)
기타 안내
[Office]
- 강남 뱅뱅사거리 위치
- 음료/커피/스낵 지원
- 유연근무제
- 자유로운 연차 사용
- 라운지, 안마의자 등 휴식 공간
[Welfare]
- 교육 및 도서 지원
- 건강검진 지원
- 복지포인트 지원
- 장기근속 포상
[Culture]
- 전사 올핸즈 미팅(월 1회)
- 전사 워크샵 (년 1회, 국내/해외)
- 동호회/스터디 지원
- 회식비 지원